搜索资源列表
digital signal design
- digital signal design in matlab
DigitalIntegratedCircuitsADesignPerspective
- Digital Integrated Circuits A Design Perspective，ic类非常好的书-Digital Integrated Circuits A Design Perspective, ic type of very good books
vhdl-digital-clock-design
- 设计一个具有特定功能的数字电子钟。准确计时，以数字形式显示h、min、s 的时间。小时的计时要求为二十四进位，分和秒的计时要求为六十进位。 该电子钟上电或按键复位后能自动显示系统提示00-00-00，进入时钟准备状态；第一次按电子钟功能键，电子钟从0时0分0秒开始运行，进入时钟运行状态；再次按电子钟功能键，则电子钟进入时钟调整状态，此时可利用各调整键调整时间，调整结束后可按功能键再次进入时钟运行状态。 -Designed with a specific function of a dig
High_Speed_Digital_Design
- High Speed Digital PCB Design by Mick Grant
book
- Verilog HDL与VHDL都是数字系统设计的硬件描述语言，VerilogHDL适合算法级，rtl，逻辑级，门级，而VHDL适合特大型的系统级设计。针对这些特点这两本书深入浅出的介绍了这两种语言。-Verilog HDL and VHDL design of digital systems is the hardware descr iption language, VerilogHDL suitable algorithm level, rtl, logic level, gate-lev
MICROCHIP.Digital.Filter.Design
- MICROCHIP Digital Filter Design.torrent software
digital_logic_gates
- A graphic simulation of digital logic gates whitch can be used in DIGITAL DESIGN
Simple-digital-storage-oscilloscope
- 简易数字存储示波器设计的分析及方案，对于电子制作爱好者来说具有很好的指导性作用。主讲人: 詹宏英-Simple digital storage oscilloscope analysis and program design for the electronics manufacturing lovers, has a good guide role. Speaker: Zhan Hong-ying
VHDL(LOCK)
- 数字密码锁的设计与实现 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习数字密码锁的设计 二．实验内容 设计一个数字密码锁，对其编译，仿真，下载。 数字密码锁具体要求如下： 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时，开锁成功，显示绿灯，否则开锁失败，显示红灯。 3.具有修改密码功能。修改密码时，先开锁，开锁成功才可以修改。 4.系统同时具有关锁功能。关锁后，显示红灯。 5.密码由拔码开关表
Design.single.multimeter.doc
- 基于单片机的数字万用表设计.docDesign based on single chip digital multimeter. doc -Design based on single chip digital multimeter. doc
design-of-DSP-digital-filter
- 数字信号处理中的滤波器设计的资料，包括FIR和IIR滤波器，有兴趣的可以-Digital signal processing filter design, including FIR and IIR filters, if you are interested can look at
1.-[Ebook]-Digital-Design-Principles-and-Wakerly-
- a good book about digital
digital-lock
- 电子密码锁 功能如下: l、按键接口的设计 包括： 1）键盘扫描电路 2）弹跳消除电路 3）键盘译码电路 4）按键存储电路 2、密码锁的控制电路设计 包括： 1）按键的数字输入、存储及清除 2）功能按键的功能设计 3）移位寄存器的设计与控制 4）密码清除、变更、存储、激活电锁电路 5）密码核对、解除电锁电路 3、输出七段显示电路的设计 包括： 1）数据选择电路 2）BCD对七段显示译码电路 3）
digital-frequency-meter
- 数字频率计的设计，1.频率测量范围：1Hz—9999Hz。 2.数字显示位数：4位数字显示。3.被测信号幅度Ui=0.5—5V（正弦波、三角波、方波）。4.测量时间：t≤1.5S-The design of digital frequency meter, 1. Frequency Range: 1Hz-9999Hz. 2. Digital Display digits: 4-digit display. 3. The measured signal amplitude Ui = 0.5-5
fundamentals-of-digital-logic-with-VHDL-design-so
- Solutions for some common digital design and VHDL programming problems.
digital-clock-design
- VHDL语言编写的数字时钟设计程序，含源代码和波形仿真，还有顶层电路设计。-The VHDL language of the digital clock design procedures, including source code and the waveform simulation, but also the circuit design.
vhdl-digital
- VHD L数字钟 设计源码 包括 设计思想 设计模块 -VHD L source, including digital clock design design design module
Digital-Design
- Digital Design and Verilog HDL Fundamentals该书的所有代码，介绍了verilog语言的语法与基本硬件设计思路，有较好的学习借鉴意义-Digital Design and Verilog HDL Fundamentals book all of the code, introduced the verilog language syntax and basic hardware design ideas, there is good sense to le
Digital Design Using VHDL - William J. Dally
- Digital Design Using VHDL
Chapter4
- Digital Design Verilog